FPGA简介第十部分：亚稳态和时钟域交汇

[视频作者] 小石头的芯语芯愿

[视频时长] 13:26

[视频类型] 计算机技术

本视频的内容是关于FPGA（现场可编程门阵列）设计中的亚稳态和时钟域交汇概念的介绍。它解释了大多数设计都在相同的时钟信号下同步运行，但也存在需要处理异步信号或不同时钟信号的情况。它对亚稳态进行了描述，亚稳态是在采样异步信号时可能发生的导致输出值不可预测的问题。文章解释了设置时间和保持时间的概念，这是保证触发器稳定工作所需的时间间隔。还讨论了亚稳态可能产生的不正确信号的潜在后果。文章解释了使用同步器（多个触发器串联）来降低亚稳态发生的几率。还提及了时钟分频器、避免时钟域交汇以及使用FIFO（先进先出）来处理